Statická a dynamická RAM. Statická a dynamická RAM. Úložná zařízení s náhodným přístupem. Fyzická struktura hlavní paměti

V počítači je mnohem více dynamické paměti než statické paměti, protože DRAM se používá jako hlavní paměť VM. Stejně jako SRAM se dynamická paměť skládá z jádra (pole elektronických zařízení) a logiky rozhraní (vyrovnávací paměti, zesilovače pro čtení dat, regenerační obvody atd.). Přestože počet typů DRAM již přesáhl dvě desítky, jejich jádra jsou organizována téměř identicky. Hlavní rozdíly souvisí s logikou rozhraní a tyto rozdíly jsou dány také rozsahem použití mikroobvodů - kromě hlavní paměti VM jsou integrované obvody dynamické paměti obsaženy například ve video adaptérech. Klasifikace dynamických paměťových čipů je znázorněna na Obr. 72.

Abychom vyhodnotili rozdíly mezi typy DRAM, podívejme se nejprve na algoritmus pro práci s dynamickou pamětí. K tomu použijeme Obr. 68.

Na rozdíl od SRAM se adresa buňky DRAM přenáší na čip ve dvou krocích - nejprve adresa sloupce a poté řádek, což umožňuje snížit počet pinů adresové sběrnice přibližně na polovinu, zmenšit velikost pouzdra a umístit větší počet čipů na základní desku. To samozřejmě vede ke snížení výkonu, protože přenos adresy trvá dvakrát déle. K označení, která část adresy je v určitém okamžiku přenášena, se používají dva pomocné signály RAS a CAS. Při přístupu k paměťové buňce je adresová sběrnice nastavena na adresu řádku. Po stabilizaci procesů na sběrnici je přiveden signál RAS a adresa je zapsána do vnitřního registru paměťového čipu. Adresová sběrnice je pak nastavena na adresu sloupce a je vydán signál CAS. V závislosti na stavu linky WE jsou data čtena z buňky nebo zapisována do buňky (data musí být před zápisem umístěna na datovou sběrnici). Interval mezi nastavením adresy a vydáním signálu RAS (nebo CAS) je určen technickými vlastnostmi mikroobvodu, ale obvykle se adresa nastavuje v jednom cyklu systémové sběrnice a řídicí signál v dalším. Ke čtení nebo zápisu jedné buňky dynamické RAM je tedy zapotřebí pět hodinových cyklů, ve kterých nastane následující: vydání adresy řádku, vydání signálu RAS, vydání adresy sloupce, vydání signálu CAS, provedení operace čtení/zápis (ve statické paměti postup trvá pouze dvě až tři opatření).

Rýže. 72. Klasifikace dynamických RAM: a) – čipy pro hlavní paměť; b) – mikroobvody pro video adaptéry.

Měli byste také pamatovat na nutnost regenerace dat. Ale spolu s přirozeným vybíjením kondenzátoru vede elektronické zařízení také ke ztrátě náboje v průběhu času při čtení dat z DRAM, takže po každé operaci čtení musí být data obnovena. Toho je dosaženo tím, že se stejná data zapíší znovu ihned po jejich přečtení. Při čtení informací z jedné buňky jsou skutečně vypsána data celého vybraného řádku najednou, ale jsou použita pouze ta, která jsou ve sloupci zájmu, a všechny ostatní jsou ignorovány. Operace čtení z jedné buňky tedy zničí data celého řádku a musí být obnovena. Regeneraci dat po přečtení provádí automaticky logika rozhraní čipu a děje se tak ihned po přečtení řádku.

Nyní se podívejme na různé typy dynamických paměťových čipů, počínaje systémovou DRAM, tedy čipy určené k použití jako hlavní paměť. V počáteční fázi se jednalo o asynchronní paměťové čipy, jejichž činnost není striktně vázána na hodinové impulsy systémové sběrnice.

Asynchronní dynamická RAM. Asynchronní dynamické čipy RAM jsou řízeny signály RAS a CAS a jejich činnost v zásadě přímo nesouvisí s hodinovými impulsy sběrnice. Asynchronní paměť se vyznačuje dodatečným časem stráveným interakcí mezi paměťovými čipy a řadičem. V asynchronním obvodu tedy bude signál RAS generován až po příchodu hodinového impulsu do řadiče a po nějaké době bude vnímán paměťovým čipem. Poté bude paměť produkovat data, ale řadič je bude schopen číst až po příchodu dalšího hodinového impulsu, protože musí pracovat synchronně se zbytkem zařízení VM. Během cyklu čtení/zápisu tedy dochází k mírným zpožděním kvůli čekání paměťového řadiče a paměťového řadiče.

DRAM čipy. První dynamické paměťové čipy používaly nejjednodušší způsob výměny dat, často nazývaný konvenční. Umožňoval čtení a zápis paměťového řádku pouze každý pátý hodinový cyklus . Kroky takového postupu byly popsány dříve. Tradiční DRAM odpovídá vzorci 5-5-5-5. Mikroobvody tohoto typu mohly pracovat na frekvencích až 40 MHz a díky své pomalosti (doba přístupu byla asi 120 ns) dlouho nevydržely.

čipy FPMDRAM.Čipy dynamické RAM, které implementují režim FPM, jsou také ranými typy DRAM. Podstata režimu se ukázala již dříve. Vzor čtení pro FPM DRAM je popsán vzorcem 5-3-3-3 (celkem 14 hodinových cyklů). Použití schématu rychlého přístupu ke stránce zkrátilo přístupovou dobu na 60 ns, což při zohlednění schopnosti pracovat na vyšších frekvencích sběrnice vedlo ke zvýšení výkonu paměti ve srovnání s tradiční DRAM přibližně o 70 %. Tento typ čipu byl používán v osobních počítačích přibližně do roku 1994.

EDO DRAM čipy. Další fází vývoje dynamických RAM byly integrované obvody s režim přístupu k hyperstránce(HRM, Hyper Page Mode), známější jako EDO (Extended Data Output – prodloužená doba uchování dat na výstupu). Hlavním rysem technologie je delší doba dostupnosti dat na výstupu mikroobvodu ve srovnání s FPM DRAM. V čipech FPM DRAM zůstávají výstupní data platná pouze tehdy, je-li aktivní signál CAS, a proto přístupy na druhý a další řádek vyžadují tři hodinové cykly: přepnutí CAS do aktivního stavu, takt čtení dat a přepnutí CAS na neaktivní stav. V EDO DRAM se na aktivní (sestupné) hraně signálu CAS data ukládají do vnitřního registru, kde se ukládají ještě nějakou dobu po příchodu další aktivní hrany signálu. To umožňuje použití uložených dat, když je CAS již v neaktivním stavu. Jinými slovy, parametry časování jsou vylepšeny odstraněním cyklů čekání na okamžik stabilizace dat na výstupu mikroobvodu.

Vzorec čtení EDO DRAM je již 5-2-2-2, což je o 20 % rychlejší než FPM. Doba přístupu je asi 30-40 ns. Je třeba poznamenat, že maximální frekvence systémové sběrnice pro čipy EDO DRAM by neměla překročit 66 MHz.

BEDO DRAM čipy. Technologie EDO byla vylepšena společností VIA Technologies. Nová modifikace EDO je známá jako BEDO (Burst EDO). Novinkou metody je, že při prvním přístupu se načte celý řádek mikroobvodu, který zahrnuje po sobě jdoucí slova balíčku. Sekvenční přenos slov (přepínání sloupců) je automaticky hlídán vnitřním čítačem čipu. To eliminuje potřebu vydávat adresy pro všechny buňky v paketu, ale vyžaduje podporu externí logiky. Metoda umožňuje zkrátit dobu čtení druhého a následujících slov o další hodinový cyklus, díky kterému má vzorec tvar 5-1-1-1.

čipy EDRAM. Rychlejší verzi DRAM vyvinula dceřiná společnost Ramtronu, Enhanced Memory Systems. Technologie je implementována ve variantách FPM, EDO a BEDO. Čip má rychlejší jádro a vnitřní cache paměť. Přítomnost posledně jmenovaného je hlavním rysem technologie. Mezipaměť je statická (SRAM) s kapacitou 2048 bitů. Jádro EDRAM má 2048 sloupců, z nichž každý je připojen k interní mezipaměti. Při přístupu k libovolné buňce se současně čte celý řádek (2048 bitů). Čtený řádek se zadává do paměti SRAM a přenos informací do mezipaměti nemá prakticky žádný vliv na výkon, protože probíhá v jednom hodinovém cyklu. Když jsou provedeny další přístupy k buňkám patřícím do stejného řádku, data se převezmou z rychlejší mezipaměti. K dalšímu přístupu k jádru dochází při přístupu k buňce, která není umístěna v řádku uloženém v cache paměti čipu.

Technologie je nejúčinnější při sekvenčním čtení, to znamená, když se průměrná přístupová doba pro čip blíží hodnotám charakteristickým pro statickou paměť (asi 10 ns). Hlavním problémem je nekompatibilita s řadiči používanými při práci s jinými typy DRAM.

Synchronní dynamická RAM. V synchronní paměti DRAM je výměna informací synchronizována externími hodinovými signály a probíhá v přesně definovaných časových bodech, což vám umožňuje odebírat vše z šířky pásma sběrnice procesor-paměť a vyhnout se cyklům čekání. Adresa a řídicí informace jsou zaznamenány v paměťovém IC. Poté dojde k odezvě mikroobvodu prostřednictvím jasně definovaného počtu hodinových impulzů a procesor může tento čas využít pro další akce, které nesouvisejí s přístupem do paměti. V případě synchronní dynamické paměti se místo délky přístupového cyklu hovoří o minimální dovolené periodě hodinového kmitočtu a to se již bavíme o čase v řádu 8-10 ns.

čipy SDRAM. Zkratka SDRAM (Synchronous DRAM) se používá k označení „běžných“ synchronních dynamických čipů RAM. Základní rozdíly mezi SDRAM a asynchronní dynamickou RAM diskutovanou výše lze zredukovat na čtyři body:

· synchronní způsob přenosu dat na sběrnici;

· dopravníkový mechanismus pro zasílání paketů;

· použití několika (dvou nebo čtyř) interních paměťových bank;

· převod části funkcí paměťového řadiče na logiku samotného mikroobvodu.

Synchronizace paměti umožňuje paměťovému řadiči „vědět“, kdy jsou data připravena, čímž se snižují náklady na čekání a cykly vyhledávání dat. Protože se data objevují na výstupu integrovaného obvodu současně s hodinovými impulsy, je interakce paměti s jinými VM zařízeními zjednodušena.

Na rozdíl od BEDO umožňuje pipeline přenos paketových dat po hodinách, což umožňuje RAM hladce pracovat na vyšších frekvencích než asynchronní RAM. Výhody pipeline jsou důležité zejména při přenosu dlouhých paketů, které však nepřesahují délku čipové linky.

Významného efektu je dosaženo rozdělením celé sady buněk do nezávislých vnitřních polí (bank). To umožňuje kombinovat přístup k buňce v jedné bance s přípravou na další operaci ve zbývajících bankách (dobíjení řídicích obvodů a obnova informací). Schopnost udržovat více řádků paměti otevřených současně (z různých bank) také pomáhá zlepšit výkon paměti. Při střídavém přístupu k bankám frekvence přístupu ke každé z nich individuálně klesá úměrně počtu bank a SDRAM může pracovat na vyšších frekvencích. Díky vestavěnému čítači adres umožňuje SDRAM stejně jako BEDO DRAM čtení a zápis v burst režimu a v SDRAM se délka burstu mění a v burst režimu je možné číst celý paměťový řádek. IC lze charakterizovat vzorcem 5-1-1-1. Přestože vzorec pro tento typ dynamické paměti je stejný jako u BEDO, schopnost pracovat na vyšších frekvencích znamená, že SDRAM se dvěma bankami při taktu sběrnice 100 MHz dokáže téměř zdvojnásobit výkon pamětí BEDO.

Čipy DDR SDRAM. Důležitým krokem v dalším vývoji technologie SDRAM byla DDR SDRAM (Double Data Rate SDRAM - SDRAM s dvojnásobnou rychlostí přenosu dat). Na rozdíl od SDRAM nová modifikace produkuje data v burst režimu na obou okrajích synchronizačního impulsu, díky čemuž se propustnost zdvojnásobí. Existuje několik specifikací DDR SDRAM v závislosti na rychlosti hodin systémové sběrnice: DDR266, DDR333, DDR400, DDR533. Špičková šířka pásma paměťového čipu DDR333 je tedy 2,7 ​​GB/s a pro DDR400 je to 3,2 GB/s. DDR SDRAM je v současnosti nejběžnějším typem dynamické paměti v osobních VM.

RDRAM, mikroobvody DRDRAM. Nejviditelnějšími způsoby, jak zvýšit efektivitu procesoru s pamětí, je zvýšit taktovací frekvenci sběrnice nebo šířku vzorkování (počet současně přenesených bitů). Bohužel pokusy o kombinaci obou možností narážejí na značné technické potíže (s rostoucí frekvencí se problémy s elektromagnetickou kompatibilitou zhoršují, je obtížnější zajistit, aby všechny paralelně zasílané bity informací dorazily ke spotřebiteli ve stejnou dobu). Většina synchronních DRAM (SDRAM, DDR) používá široké vzorkování (64 bitů) při omezené frekvenci sběrnice.

Zásadně odlišný přístup k budování DRAM navrhl Rambus v roce 1997. Zaměřuje se na zvýšení rychlosti hodin na 400 MHz při současném snížení šířky vzorku na 16 bitů. Nová paměť je známá jako RDRAM (Rambus Direct RAM). Existuje několik druhů této technologie: Base, Concurrent a Direct. Celkově se taktování provádí na obou hranách hodinových signálů (jako u DDR), díky čemuž je výsledná frekvence 500-600, 600-700 a 800 MHz, resp. První dvě možnosti jsou téměř totožné, ale změny v technologii Direct Rambus (DRDRAM) jsou poměrně výrazné.

Nejprve se podívejme na základní body technologie RDRAM, přičemž se zaměříme především na modernější verzi – DRDRAM. Hlavním rozdílem od ostatních typů DRAM je původní systém výměny dat mezi jádrem a paměťovým řadičem, který je založen na takzvaném „kanálu Rambus“ využívajícím asynchronní blokově orientovaný protokol. Na logické úrovni jsou informace mezi řadičem a pamětí přenášeny v paketech.

Existují tři typy balíčků: datové balíčky, řádkové balíčky a sloupcové balíčky. Pakety řádků a sloupců se používají k přenosu příkazů z paměťového řadiče pro řízení řádků a sloupců pole paměťových prvků. Tyto příkazy nahrazují konvenční čipový řídicí systém využívající signály RAS, CAS, WE a CS.

Pole GE je rozděleno do bank. Jejich počet v krystalu s kapacitou 64 Mbit je 8 nezávislých nebo 16 duálních bank. V duální bance^ sdílí dvojice bank společné zesilovače pro čtení/zápis. Vnitřní jádro čipu má 128bitovou datovou sběrnici, která umožňuje přenos 16 bajtů na každou adresu sloupce. Při nahrávání můžete použít masku, ve které každý bit odpovídá jednomu bytu paketu. Pomocí masky můžete určit, kolik bajtů paketu a které bajty se mají zapsat do paměti.

Data, řádkové a sloupcové řádky v kanálu jsou zcela nezávislé, takže řádkové příkazy, sloupcové příkazy a data lze přenášet současně a pro různé banky čipu. Sloupcové pakety obsahují dvě pole a jsou přenášeny po pěti řádcích. První pole určuje hlavní operaci zápisu nebo čtení. Druhé pole obsahuje buď označení použití masky záznamu (maska ​​samotná se přenáší po datových linkách), nebo rozšířený operační kód, který definuje volbu pro hlavní operaci. Řetězcové pakety se dělí na příkazy aktivace, zrušení, regenerace a přepínání režimu napájení. Pro přenos řetězcových paketů jsou přiděleny tři linky.

Operace zápisu může bezprostředně následovat po čtení - je potřeba pouze zpoždění po dobu, po kterou signál prochází kanálem (od 2,5 do 30 ns v závislosti na délce kanálu). Pro vyrovnání zpoždění při přenosu jednotlivých bitů přenášeného kódu musí být vodiče na desce umístěny striktně paralelně, mít stejnou délku (délka čar by neměla přesáhnout 12 cm) a splňovat přísné požadavky definované vývojářem. .

Každý zápis v kanálu může být zřetězen, přičemž první datový paket má latenci 50 ns a zbývající operace čtení/zápisu probíhají kontinuálně (latence se zavádí pouze při přechodu z operace zápisu na operaci čtení a naopak).

Dostupné publikace zmiňují práci společností Intel a Rambus na nové verzi RDRAM, nazvané nDRAM, která bude podporovat přenos dat na frekvencích až 1600 MHz.

SLDRAM čipy. Potenciálním konkurentem RDRAM jako standardu architektury paměti pro budoucí osobní VM je nový typ dynamické paměti RAM vyvinutý konsorciem SyncLink, konsorciem výrobců VM, známým pod zkratkou SLDRAM. Na rozdíl od RDRAM, jejíž technologie je majetkem společností Rambus a Intel, je tento standard otevřený. Na systémové úrovni jsou technologie velmi podobné. Data a příkazy z řídicí jednotky do paměti a zpět do SLDRAM jsou přenášeny v paketech po 4 nebo 8 zprávách. Příkazy, adresy a řídicí signály jsou odesílány přes jednosměrnou 10bitovou příkazovou sběrnici. Data pro čtení a zápis se přenášejí přes obousměrnou 18bitovou datovou sběrnici. Oba autobusy jezdí na stejné frekvenci. Tato frekvence je zatím stále 200 MHz, což je díky technologii DDR ekvivalent 400 MHz. Další generace SLDRAM by měly pracovat na frekvencích 400 MHz a vyšších, tedy poskytovat efektivní frekvenci více než 800 MHz.

K jednomu řadiči lze připojit až 8 paměťových čipů. Aby se předešlo zpožděním v signálech z čipů dále od řadiče, jsou časové charakteristiky pro každý čip určeny a vloženy do jeho řídicího registru při zapnutí napájení.

ESDRAM čipy. Toto je synchronní verze EDRAM, která používá stejné techniky ke zkrácení doby přístupu. Operace zápisu, na rozdíl od operace čtení, obchází mezipaměť, což zvyšuje výkon ESDRAM při obnovení čtení z řádku již v mezipaměti. Díky přítomnosti dvou bank v čipu jsou minimalizovány prostoje kvůli přípravě na operace čtení/zápisu. Nevýhody uvažovaného mikroobvodu jsou stejné jako u EDRAM - řadič je složitější, protože musí číst schopnost připravit se na čtení nového řádku jádra do mezipaměti. Navíc při libovolné posloupnosti adres je vyrovnávací paměť využívána neefektivně.

čipy CDRAM. Tento typ paměti RAM byl vyvinut společností Mitsubishi Corporation a lze jej považovat za revidovanou verzi ESDRAM bez některých jejích nedokonalostí. Změnila se kapacita vyrovnávací paměti a princip umisťování dat do ní. Kapacita jednoho bloku mezipaměti byla snížena na 128 bitů, takže 16kilobitová mezipaměť může současně ukládat kopie 128 paměťových míst, což umožňuje efektivnější využití vyrovnávací paměti. Výměna první paměťové sekce umístěné v cache začíná až po zaplnění posledního (128.) bloku. Změnily se i způsoby přístupu. Čip tedy používá samostatné adresové sběrnice pro statickou mezipaměť a dynamické jádro. Přenos dat z dynamického jádra do mezipaměti je kombinován s vydáváním dat na sběrnici, takže časté, ale krátké přenosy nesnižují výkon IC při čtení velkého množství informací z paměti a staví CDRAM na stejnou úroveň jako ESDRAM a při čtení na selektivních adresách jednoznačně vítězí CDRAM. Nutno však podotknout, že výše uvedené změny vedly k ještě větší složitosti paměťového řadiče.

Konec práce -

Toto téma patří do sekce:

Organizace počítačů a systémů

Sibiřská státní letecká univerzita.. pojmenovaná po akademikovi M. F. Rešetněvovi.. organizace počítačů a systémů..

Pokud potřebujete další materiál k tomuto tématu nebo jste nenašli to, co jste hledali, doporučujeme použít vyhledávání v naší databázi prací:

Co uděláme s přijatým materiálem:

Pokud byl pro vás tento materiál užitečný, můžete si jej uložit na svou stránku na sociálních sítích:

tweet

Všechna témata v této sekci:

Úrovně detailů struktury počítače
Počítač jako kompletní objekt je plodem úsilí specialistů v různých oblastech lidského poznání. Každý specialista uvažuje o počítači

Vývoj nástrojů počítačové automatizace
Pokusy usnadnit a v ideálním případě automatizovat výpočetní proces mají dlouhou historii, která se datuje více než 5 000 let zpět. S rozvojem vědy a techniky jsou nástroje výpočetní automatizace neustále

Nulová generace (1492–1945)
Pro dokreslení obrázku zmíníme dvě události, které nastaly před naším letopočtem: první počítadlo – počítadlo, vynalezené ve starověkém Babylonu 3000 let před naším letopočtem. e. a jejich „modernější“ verze s k

První generace (1937-1953)
Několik vývojů si v různých obdobích nárokovalo roli prvního elektronického počítače v historii. Co měli společné, bylo použití obvodů založených na elektronových elektronkách

Druhá generace (1954-1962)
Druhá generace se vyznačuje řadou pokroků v základně prvků, struktuře a softwaru. Obecně se uznává, že důvodem pro identifikaci nové generace virtuálních počítačů bylo techno

Třetí generace (1963-1972)
Třetí generace zaznamenala dramatický nárůst výpočetního výkonu virtuálních počítačů díky velkému pokroku v architektuře, technologii a softwaru. Základy

Čtvrtá generace (1972-1984)
Čtvrtá generace obvykle začíná přechodem k integrovaným obvodům ve velkém měřítku (LSI) a velmi rozsáhlé integraci (VLSI).

Pátá generace (1984-1990)
Hlavním důvodem pro odlišení výpočetních systémů druhé poloviny 80. let do samostatné generace byl rychlý rozvoj počítačových systémů se stovkami procesorů, které se staly motivátorem

Koncepce stroje s uloženým programem
Na základě cílů této části zavedeme novou definici pojmu „počítač“ jako souboru technických prostředků sloužících k automatizovanému zpracování diskrétních dat.

Princip binárního kódování
Podle tohoto principu jsou všechny informace, jak data, tak příkazy, kódovány binárními číslicemi 0 a 1. Každý typ informace je reprezentován binární sekvencí a má svou vlastní

Princip ovládání programu
Všechny výpočty poskytované algoritmem pro řešení problému musí být prezentovány ve formě programu sestávajícího z posloupnosti řídicích slov - příkazů. Každý tým

Princip homogenity paměti
Příkazy a data jsou uloženy ve stejné paměti a jsou v paměti externě nerozlišitelné. Lze je rozpoznat pouze podle způsobu použití. To vám umožní provádět stejné akce s příkazy.

Von Neumannova architektura
Von Neumannův článek definuje hlavní VM zařízení, pomocí kterých by měly být výše uvedené principy implementovány. Většina moderních VM svou strukturou odpovídá principu programu

Struktury počítačů
V současné době se přibližně stejně rozšířily dva způsoby konstrukce počítačů: s přímým připojením a na bázi sběrnice. Představte si typický

Struktury výpočetního systému
Pojem „výpočetní systém“ předpokládá přítomnost mnoha procesorů nebo celých počítačů, při kombinaci kterého se používá jeden ze dvou přístupů.

Slibné směry výzkumu v oblasti architektury
Hlavní směry výzkumu v oblasti počítačů a počítačové architektury lze rozdělit do dvou skupin: evoluční a revoluční. Do první skupiny patří studie

Pojem architektury instrukčního systému
Příkazový systém počítače je úplný seznam příkazů, které je daný virtuální počítač schopen provádět. Na druhé straně je obvyklé definovat architekturu příkazového systému (ASC).

Architektura zásobníku
Zásobník je paměť, která se strukturálně liší od hlavní paměti virtuálního počítače. Principy konstrukce zásobníkové paměti jsou podrobně diskutovány později, ale zde zdůrazníme pouze ty aspekty

Architektura baterie
Architektura založená na bateriích byla historicky jednou z prvních, která se objevila. V něm, pro uložení jednoho z operandů aritmetické nebo logické operace, má procesor vyhrazený registr - akumulátor

Registrovat architekturu
V tomto typu stroje procesor obsahuje pole registrů (soubor registrů) známé jako obecné registry (GPR). O těchto registrech lze v jistém smyslu uvažovat

Architektura vyhrazené paměti
V architektuře vyhrazené paměti lze k hlavní paměti přistupovat pouze pomocí dvou speciálních příkazů: load a store. V anglickém přepisu tato architektura

Formáty příkazů
Typický příkaz by měl obecně indikovat: · operaci, která má být provedena; · adresy zdrojových dat (operandů), na kterých je operace prováděna; · adresa na

Délka příkazu
To je nejdůležitější okolnost, která ovlivňuje organizaci a kapacitu paměti, strukturu sběrnice, složitost a rychlost CPU. Na jednu stranu je vhodné mít k dispozici výkonnou sadu příkazů, tedy obojí

Šířka části adresy
Adresová část příkazu obsahuje informace o umístění zdrojových dat a umístění, kam je uložen výsledek operace. Umístění každého operandu a výsledku je obvykle specifikováno v příkazu

Počet adres na příkaz
Pro určení počtu adres obsažených v adresní části budeme používat termín adresování. V „maximální“ verzi musí být specifikovány tři komponenty: adresa prvního op.

Cílení a doba provádění programu
Doba provedení jednoho příkazu je součtem doby provedení operace a doby přístupu do paměti. U příkazu se třemi adresami se poslední sčítá ze čtyř složek

Metody adresování operandů
Otázka, jak může být indikováno umístění operandů v adresovém poli instrukce, je považována za jednu z ústředních otázek ve vývoji architektury VM. Z pohledu Sokr

Přímé adresování
Při přímém adresování (NA) obsahuje pole adresy příkazu místo adresy samotný operand (obr. 15). Tuto metodu lze použít při provádění aritmetiky

Přímé adresování
Při přímém nebo absolutním adresování (PA) kód adresy přímo udává číslo paměťové buňky, ke které se přistupuje (obr. 22), to znamená, že kód adresy se shoduje s výkonným

Nepřímé adresování
Jedním ze způsobů, jak překonat problémy spojené s přímým adresováním, může být technika, kdy je pomocí omezeného adresového pole příkazu indikována adresa buňky.

Registrovat adresování
Adresování registrů (RA) je podobné přímému adresování. Rozdíl je v tom, že adresové pole instrukce neukazuje na paměťovou buňku, ale na registr procesoru (obr. 24). Identifikovat

Nepřímé adresování registru
Registrovat nepřímé adresování (RIA) je nepřímé adresování, kde prováděcí adresa operandu není uložena v místě hlavní paměti, ale v registru procesoru. Resp.

Offsetové adresování
Při adresování s offsetem je výkonná adresa vytvořena jako výsledek sečtení obsahu pole adresy příkazu s obsahem jednoho nebo více registrů procesoru (obr.

Relativní adresování
Při relativním adresování (RA) se pro získání výkonné adresy operandu přičte obsah podpole Ak příkazu k obsahu programového čítače (obr. 27). Tak

Základní adresace registru
V případě adresování základního registru (BRA) obsahuje registr nazývaný základní registr celou bitovou adresu a podpole Ac obsahuje offset vzhledem k této adrese. Odkaz na ba

Indexové adresování
Při indexovém adresování (IA) obsahuje podpole Ac adresu paměťové buňky a registr (určený explicitně nebo implicitně) obsahuje offset vzhledem k této adrese. Jak vidíte, tato metoda

Adresování stránek
Adresování stránek (PTA) zahrnuje rozdělení adresního prostoru na stránky. Stránka je identifikována svou počáteční adresou, která funguje jako základ. Starší část tohoto

Příkazová smyčka
Program v von Neumannově počítači je implementován centrální procesorovou jednotkou (CPU) prostřednictvím sekvenčního provádění příkazů, které tvoří program. Akce požadované pro vzorkování (

Hlavní ukazatele počítačů
Použití konkrétního počítače má smysl, pokud jeho výkon odpovídá požadavkům na výkon stanoveným požadavky na implementaci zadaných algoritmů. Jako základ

softwarová architektura i80x86
Jedním z nejběžnějších univerzálních procesorů jsou v současnosti procesory s architekturou x86 (Intel IA-32). Praotcem rodiny těchto procesorů byl CPU i8086. A

Segment kódu
Segment kódu obvykle zaznamenává instrukce mikroprocesoru, které jsou prováděny postupně jedna po druhé. Určení adresy dalšího příkazu po provedení předchozího

Proměnné v programu
Všechny ostatní segmenty alokují prostor pro proměnné používané v programu. Rozdělení na datové segmenty, zásobníkový segment a doplňkový datový segment je způsobeno tím

Segment zásobníku
Pro ukládání dočasných hodnot, pro které není vhodné přidělovat proměnné, je určena speciální paměťová oblast nazývaná zásobník. K řešení takové oblasti použijte seg

Mikroprocesor i8086
Z pohledu programátora je mikroprocesor reprezentován jako soubor registrů. Registry jsou navrženy tak, aby ukládaly nějaká data, a proto si v jistém smyslu odpovídají

Přístup k paměťovým buňkám
Jak již bylo uvedeno, každý mikroprocesorový systém musí obsahovat paměť, ve které jsou umístěny programy a data nezbytná pro jejich činnost. Fyzické a hle

Mikroprocesorové příkazy
Program běžící v mikroprocesorovém systému je v konečném důsledku sada bajtů vnímaných mikroprocesorem jako kód určitého příkazu spolu s odpovídajícím

Hlavní skupiny příkazů a jejich stručná charakteristika
Pro zjednodušení procesu programování v assembleru se používá mnemotechnický zápis příkazů mikroprocesoru (obvykle ve formě zkratek anglických slov popisujících akce

Metody adresování v architektuře i80x86
Výše popsané metody adresování lze plně použít při psaní programu v jazyce symbolických instrukcí. Podívejme se na metody implementace nejběžněji používaných metod

Adresování paměťových buněk
Kromě registrů a konstant lze v příkazech použít i paměťové buňky. Samozřejmě je lze použít jako zdroj i jako příjemce dat. Přesněji řečeno, příkazy používají

Přímé adresování
Při přímém adresování příkaz specifikuje offset, který odpovídá začátku umístění odpovídajícího operandu do paměti. Ve výchozím nastavení při použití direktiv zjednodušeného popisu segmentu

Nepřímé adresování
Při nepřímém adresování je offset odpovídajícího operandu v segmentu obsažen v jednom z registrů mikroprocesoru. O provedení tedy rozhoduje aktuální obsah registru mikroprocesoru

Nepřímé adresování podle báze
Při použití nepřímého adresování můžete k obsahu registru přidat konstantu. V tomto případě se výkonná adresa vypočítá jako součet obsahu odpovídajícího registru a této konstanty

Adresování podle databáze s indexováním
Mikroprocesor i8086 může také používat kombinaci nepřímého indexového adresování a základního adresování. Výkonná adresa operandu je určena jako součet tří složek - obsahu

Laboratorní práce. softwarová architektura procesoru i8086
V jazyce assembleru procesoru i8086 pomocí libovolného vhodného balíčku (doporučuje se TASM) implementujte následující úlohy: 1. Vytvořte tabulku funkce

Struktura počítačových propojení
Soubor cest, které propojují hlavní zařízení VM (centrální procesor, paměť a vstupně/výstupní moduly), tvoří strukturu propojení počítače.

Typy pneumatik
Důležitým kritériem, které určuje vlastnosti pneumatiky, může být její zamýšlený účel. Na základě tohoto kritéria můžeme rozlišit: · sběrnice procesor-paměť; · vstupní sběrnice

Systémová sběrnice
Kvůli snížení nákladů mají některé virtuální počítače společnou sběrnici pro paměť a I/O zařízení. Tento typ sběrnice se často nazývá systémová sběrnice. Systémová sběrnice slouží fyzické i logické

Počítač s jednou sběrnicí
V jednosběrnicových propojovacích strukturách existuje jedna systémová sběrnice, která zajišťuje výměnu informací mezi procesorem a pamětí, jakož i mezi palubním zařízením na jedné straně a procesorem na straně druhé.

Počítač se dvěma typy sběrnic
Ačkoli lze řadiče vstupních/výstupních zařízení (IDC) připojit přímo k systémové sběrnici, většího efektu se dosáhne použitím jedné nebo více I/O sběrnic.

Počítač se třemi typy sběrnic
Ke sběrnicovému systému lze přidat vysokorychlostní rozšiřující sběrnici pro připojení vysokorychlostních periferních zařízení.

Mechanické aspekty
Hlavní sběrnice, která propojuje zařízení počítače, je obvykle umístěna na tzv. backplane nebo základní desce. Sběrnice je tvořena tenkými rovnoběžnými měděnými pásy

Elektrické aspekty
Všechna zařízení využívající sběrnici jsou elektricky připojena na její signální vedení, což jsou elektrické vodiče. Změnou úrovní napětí na signálových linkách,

Distribuce autobusových linek
Jakákoli transakce na sběrnici začíná informací o adrese nastavení hlavního zařízení. Adresa vám umožňuje vybrat podřízené zařízení a navázat spojení mezi ním a masterem. D

Pronajaté a multiplexní linky
Některé virtuální počítače kombinují adresní a datové linky do jedné multiplexní sběrnice adres/dat. Taková sběrnice pracuje v režimu sdílení času, protože cyklus sběrnice je rozdělen na

Prioritní schémata
Každému potenciálnímu lídrovi je přiřazena specifická úroveň priority, která může zůstat konstantní (statická nebo pevná priorita) nebo se může lišit v závislosti na úrovni priority.

Arbitrážní schémata
Arbitráž žádostí o řízení sběrnice může být organizována centralizovaným nebo decentralizovaným způsobem. Volba konkrétního schématu závisí na požadavcích na výkon a

PCI rozhraní
Dominantní postavení na trhu PC zaujímaly poměrně dlouhou dobu systémy založené na sběrnici PCI (Peripheral Component Interconnect). Tento

AGP port
S rozsáhlým zaváděním multimediálních technologií se šířka pásma sběrnice PCI stala nedostatečnou pro produktivní provoz grafické karty. Aby nedošlo ke změně stávající normy pneumatik

PCI Express
Rozhraní PCI Express (původně nazývané 3GIO) využívá koncept PCI, ale jejich fyzická implementace je radikálně odlišná. Na fyzické vrstvě zastupuje PCI Express

Lokalizace dat
Lokalizací dat rozumíme možnost přístupu k jednomu z hostitelů a také k datům adres na něm. Adresa hostitele je obvykle obsažena v adresové části vstupních/výstupních příkazů

Ovládání a synchronizace
Funkce řízení a synchronizace spočívá v tom, že VVM musí koordinovat pohyb dat mezi vnitřními zdroji VM a externími zařízeními. Při vývoji systémů

Výměna informací
Hlavní funkcí IIM je zajistit výměnu informací. Na straně „velkého“ rozhraní se jedná o výměnu s CPU a na straně „malého“ rozhraní o výměnu s počítačem. V tomto ohledu je to vyžadováno

Systém přerušení a výjimek v architektuře IA-32
Přerušení a výjimky jsou události, které indikují, že v systému nebo v právě prováděné úloze nastaly určité podmínky, které vyžadují zásah procesoru.

Advanced Programmable Interrupt Controller (APIC)
Mikroprocesory IA-32 počínaje modelem Pentium obsahují vestavěný pokročilý programovatelný řadič přerušení (APIC). Vestavěný APIC je určen pro prera registraci

Výpočetní potrubí
Zlepšení základny prvků již nevede k dramatickému zvýšení výkonu virtuálních počítačů. Architektonické techniky se v tomto ohledu zdají slibnější, včetně

Synchronní lineární dopravníky
Účinnost synchronního dopravníku do značné míry závisí na správné volbě trvání periody hodin Tk. Minimální přípustnou Tk lze definovat jako

Metriky účinnosti dopravníků
K charakterizaci efektu dosaženého výpočty pipeliningu se obvykle používají tři metriky: zrychlení, účinnost a výkon. Pod zrychlené

Nelineární dopravníky
Potrubí není vždy lineární řetězec fází. V řadě situací se ukazuje jako výhodné, když jsou funkční bloky vzájemně spojeny nikoli sériově, ale odpovídajícím způsobem

Příkazový kanál
Myšlenku dopravního pásu příkazů navrhl v roce 1956 akademik S. A. Lebedev. Jak víte, příkazový cyklus je sled fází. Po pověření prováděním každého z

Konflikty v potrubí příkazů
Číslo 14 získané v příkladu charakterizuje pouze potenciální výkon příkazového kanálu.

Metody řešení problému podmíněného skoku
Navzdory důležitosti aspektu výpočtu prováděcí adresy bodu přechodu je hlavní úsilí návrhářů VM zaměřeno na řešení problému podmíněných přechodů, protože

Předpověď přechodu
Predikce přechodu je dnes považována za jeden z nejúčinnějších způsobů řešení konfliktů managementu. Myšlenka je taková, že ještě před okamžikem

Statická predikce větvení
Statická predikce větvení se provádí na základě některých apriorních informací o programu, který se má provést. Predikce se provádí ve fázi kompilace programu a

Dynamická predikce větvení
V dynamických strategiích se rozhodnutí o nejpravděpodobnějším výsledku příkazu provádí během výpočtů na základě informací o předchozích přechodech (historie přechodů), shromážděných

Superpipeline procesory
Účinnost dopravníku je přímo závislá na frekvenci, s jakou jsou na jeho vstup dodávány zpracovatelské objekty. Můžete dosáhnout n-násobného zvýšení rychlosti provozu dopravníku

Úplné a redukované architektury instrukční sady
Moderní programovací technologie je zaměřena na jazyky vysoké úrovně (HLL), jejichž hlavním úkolem je usnadnit proces psaní programů. Více než 90 % celého procesu programu

Hlavní rysy architektury RISC
Hlavní úsilí v architektuře RISC je zaměřeno na vybudování nejúčinnějšího příkazového potrubí, tedy takového, kde jsou všechny příkazy získávány z paměti a odesílány do CPU ke zpracování.

Výhody a nevýhody RISC
Porovnáním výhod a nevýhod CISC a RISC nelze učinit jednoznačný závěr o nepopiratelné výhodě jedné architektury oproti druhé. Pro určité oblasti použití VM l

Superskalární procesory
Vzhledem k tomu, že možnosti vylepšení elementové základny jsou již prakticky vyčerpány, leží další zvyšování výkonu VM v rovině architektonických řešení. Jak již asi

Laboratorní práce. Prováděcí zařízení VM
Čítače Čítač je zařízení, jehož výstupní signály zobrazují počet impulsů přijatých na čítacím vstupu. JK flip-flop může sloužit jako příklad jednoduchého

Charakteristika paměťových systémů
Seznam hlavních charakteristik, které je třeba vzít v úvahu při zvažování konkrétního typu paměti, zahrnuje: · umístění; · kapacita; · jednotka

Hierarchie úložných zařízení
Paměť je často nazývána „úzkým hrdlem“ von Neumannových VM kvůli jejímu značnému výkonnostnímu zpoždění za procesory a tato mezera se neustále zvětšuje. Takže když

Hlavní paměť
Hlavní paměť (RAM) je jediný typ paměti, ke které má CPU přímý přístup (kromě registrů CPU). Ukládání informací

Bloková organizace hlavní paměti
Hlavní paměťová kapacita moderních VM je příliš velká na to, aby mohla být implementována na jediném integrovaném obvodu (IC). Potřeba kombinovat několik IC

Organizace paměťových čipů
Integrované obvody paměti (IC) jsou organizovány ve formě matice buněk, z nichž každá se v závislosti na kapacitě IC skládá z jednoho nebo více paměťových prvků (SE)

Synchronní a asynchronní paměťová zařízení
Jako první kritérium, podle kterého lze klasifikovat paměťová zařízení hlavní paměti, zvažte způsob synchronizace. Z těchto pozic je podkapitola známé typy paměťových zařízení

Úložná zařízení s náhodným přístupem
Většina v současnosti používaných typů čipů RAM není schopna ukládat data bez externího zdroje energie, to znamená, že jsou nestálé (vo

Statická a dynamická RAM
Ve statické paměti RAM může paměťový prvek ukládat zaznamenané informace neomezeně dlouho (v závislosti na napájecím napětí). Dynamický úložný prvek

Statické paměti s náhodným přístupem
Připomeňme, že roli úložného prvku ve statické paměti RAM hraje spoušť. Statická RAM je v současnosti nejrychlejším, ale také nejdražším typem RAM.

Laboratorní práce. Pokročilá práce s pamětí a přenos řízení v programu
Implementujte následující programy v assembleru mikroprocesoru i8086 pomocí příkazů call and ret control transfer: 1. Definujte řez

Magnetické disky
Informace v úložišti magnetického disku (MD) jsou uloženy na plochých kovových nebo plastových deskách (discích) potažených magnetickým materiálem. Data jsou zapisována a čtena z

Organizace a formátování dat
Data na disku jsou organizována do řady soustředných kruhů nazývaných stopy (obrázek 72). Každý z nich má stejnou šířku jako hlava. Sousední cesty jsou odděleny mezerami. Tento

Vnitřní struktura diskových systémů
Paměti s pevnou hlavou mají jednu čtecí/zapisovací hlavu na stopu. Hlavy jsou namontovány na tuhém rameni, které kříží všechny dráhy disku. Na disku

Koncept redundantního pole
Magnetické disky, které jsou základem externí paměti jakéhokoli VM, zároveň zůstávají jedním z „úzkých míst“ kvůli relativně vysoké ceně, nedostatečnému výkonu a poruchovosti.

Zlepšení výkonu diskového subsystému
Zvýšení výkonu diskového subsystému v RAID je dosaženo pomocí techniky zvané striping. Je založen na dělení dat a di

Zlepšení odolnosti diskového subsystému proti chybám
Jedním z cílů konceptu RAID byla schopnost detekovat a opravovat chyby, které vznikají při selhání nebo selhání disku. Toho je dosaženo díky nadbytečnému prostoru na disku

RAID úroveň 0
RAID úrovně 0, přísně vzato, není plnohodnotným členem rodiny RAID, protože toto schéma neobsahuje redundanci a je zaměřeno pouze na zlepšení výkonu omezeným způsobem.

RAID úroveň 1
RAID 1 dosahuje redundance duplikací dat. Zdrojová data a jejich kopie lze v zásadě libovolně umístit na diskové pole, hlavní je, že se najdou

RAID úroveň 2
Systémy RAID 2 využívají technologii paralelního přístupu, kde jsou všechny disky současně zapojeny do provádění každého I/O požadavku. Obvykle jsou synchronizována vřetena všech disků

RAID úroveň 3
RAID 3 je organizován podobně jako RAID2. Rozdíl je v tom, že RAID 3 vyžaduje pouze jeden další disk – paritní disk, bez ohledu na to, jak velké je diskové pole (str.

RAID úroveň 4
Ve své myšlence a technice pro generování redundantních informací je RAID 4 shodný s RAID 3, pouze velikost pruhů v RAID 4 je mnohem větší (obvykle jeden nebo dva fyzické bloky na disku). Gla

RAID úroveň 5
RAID 5 má strukturu podobnou RAID 4. Rozdíl je v tom, že RAID 5 nemá samostatný disk pro ukládání paritních pruhů, ale rozkládá je na všechny disky. Typický

RAID úroveň 6
RAID 6 je velmi podobný RAID 5. Data jsou také rozdělena do pruhů o velikosti bloku a distribuována na všechny disky v poli. Podobně jsou paritní pruhy rozmístěny na různých discích.

RAID úroveň 7
RAID 7, patentovaný společností Storage Computer Corporation, kombinuje pole asynchronně pracujících disků a vyrovnávací paměti spravované vestavěným operačním systémem řadiče pole.

RAID úroveň 10
Toto schéma se shoduje s RAID 0, ale na rozdíl od něj hrají roli jednotlivých disků disková pole sestavená podle schématu RAID 1 (obr. 83). Tedy v RAID 10 soche

Vlastnosti implementace systémů RAID
Pole RAID lze implementovat softwarově, hardwarově nebo v kombinaci softwaru a hardwaru. Při implementaci v softwaru se používají konvenční diskové jednotky.

Optická paměť
V roce 1983 byl představen první digitální audio systém založený na kompaktních discích (CD - kompaktní disk). Kompaktní disk je jednostranný disk schopný uložit více než 60 minut

Úrovně paralelismu
Metody a prostředky pro implementaci paralelismu závisí na úrovni, na které by měl být poskytován. Typicky se rozlišují následující úrovně paralelismu: · Úroveň úlohy. Nesk

Paralelnost programové úrovně
O paralelismu na programové úrovni má smysl mluvit ve dvou případech. Za prvé, když program může mít nezávislé sekce, které lze provádět paralelně

Paralelnost instrukční úrovně
Souběžnost na úrovni příkazů nastává, když se zpracování více příkazů nebo provádění různých kroků stejného příkazu může časově překrývat. Vývojáři výpočetní techniky

Profil souběžnosti programu
Počet procesorů víceprocesorového systému podílejících se paralelně na provádění programu v každém časovém okamžiku t je určen konceptem stupně paralelismu D(t) (

Uvažujme paralelní provádění programu s následujícími charakteristikami: · O(n) - celkový počet operací (příkazů) provedených na n-procesorovém systému;

Amdahlův zákon
Zakoupením paralelního výpočetního systému pro vyřešení svého problému uživatel očekává výrazné zvýšení výpočetní rychlosti díky rozložení výpočetního výkonu

Gustafsonův zákon
Jistou dávku optimismu v hodnocení dané Amdahlovým zákonem přináší výzkum, který provedl již zmíněný John Gustafson z NASA Ames Research. Řešení na počítačovém systému

Koherence mezipaměti v systémech SMP
Požadavky na šířku pásma paměti moderních procesorů lze výrazně snížit použitím velkých víceúrovňových mezipamětí. Pak pokud tyto požadavky

Koherence mezipaměti v systémech MPP
Existují dva různé způsoby, jak vybudovat rozsáhlé systémy distribuované paměti. Nejjednodušším způsobem je odstranit hardwarové mechanismy, které poskytují

Organizace přerušení ve víceprocesorových systémech
Uvažujme implementaci přerušení v nejjednodušších symetrických víceprocesorových systémech, které využívají několik procesorů spojených společnou sběrnicí. Každý procesor

Závěr
Není možné pokrýt všechny aspekty struktury a organizace počítačů v jedné publikaci (a dokonce ani v rámci jednoho kurzu). Znalosti v této oblasti lidské činnosti

Bibliografie
1. Aven, O.I. Posuzování kvality a optimalizace počítačových systémů / O.I. Aven, N. Ya, Turin, A. Ya, Kogan. – M.: Nauka, 1982. – 464 s. 2. Voevodin, V. V. Paralelní výpočty

Většina v současnosti používaných typů RAM čipů není schopna ukládat data bez externího zdroje energie, tzn. jsou volatilní paměti. Široké použití takových zařízení je spojeno s řadou jejich výhod ve srovnání s typy energeticky nezávislých pamětí: vyšší kapacita, nižší spotřeba energie, vyšší výkon a nízké náklady na uložení jednotky informace.

Volatilní RAM lze rozdělit do dvou hlavních podskupin: dynamickou paměť (DRAM – Dynamic Random Access Memory) a statickou paměť (SRAM – Static Random Access Memory).

Statická a dynamická RAM

V statická RAM Paměťový prvek může uchovávat zaznamenané informace neomezeně dlouho (pokud je k dispozici napájecí napětí). Paměťový prvek dynamický RAM může uchovávat informace pouze po poměrně krátkou dobu, po které musí být informace znovu obnoveny, jinak budou ztraceny. Dynamické paměti, stejně jako statické, jsou nestálé.

Roli úložného prvku ve statické paměti RAM hraje spoušť. Takovým klopným obvodem je bistabilní obvod, obvykle sestávající ze čtyř nebo šesti tranzistorů (obr. 5.7). Obvod se čtyřmi tranzistory poskytuje vyšší kapacitu čipu a tudíž nižší cenu, ale takový obvod má vysoký svodový proud, když jsou informace jednoduše uloženy. Také spoušť se čtyřmi tranzistory je citlivější na vnější zdroje záření, což může způsobit ztrátu informace. Přítomnost dvou přídavných tranzistorů umožňuje do jisté míry kompenzovat zmíněné nedostatky obvodu se čtyřmi tranzistory, ale hlavně zvýšit výkon paměti.

Rýže. 5.7. Statický úložný prvek RAM

Úložný prvek dynamické paměti je mnohem jednodušší. Skládá se z jednoho kondenzátoru a vypínacího tranzistoru (obr. 5.8).

Rýže. 5.8. Dynamický úložný prvek RAM

Přítomnost nebo nepřítomnost náboje v kondenzátoru je interpretována jako 1 nebo 0, v tomto pořadí. Jednoduchost konstrukce umožňuje dosáhnout vysoké hustoty solárních článků a v konečném důsledku snížit náklady. Hlavní nevýhodou této technologie je, že náboj nahromaděný na kondenzátoru se časem ztrácí. Dokonce i s dobrým dielektrikem s elektrickým odporem několika teraohmů (10-12 Ohmů) používá se při výrobě elementárních kondenzátorů, náboj se ztrácí poměrně rychle. Rozměry takového kondenzátoru jsou mikroskopické a kapacita je řádově 1SG 15 F. Při takové kapacitě se na jednom kondenzátoru nashromáždí jen asi 40 000 elektronů. Průměrná doba úniku náboje elektronické dynamické paměti je stovky nebo dokonce desítky milisekund, takže náboj musí být během této doby obnoven, jinak dojde ke ztrátě uložených informací. Periodická obnova náboje elementu země tzv. regenerace a provádí se každých 2-8 ms,

V různých typech integrovaných obvodů dynamické paměti byly použity tři hlavní metody regenerace:

Jeden RAS signál (ROR - RAS Only Refresh);

Signál CAS předcházející signálu RAS (CBR - CAS Before RAS);

Automatická regenerace (SR - Self Refresh).

V prvních čipech DRAM byla použita jednoduchá regenerace RAS. Adresa regenerované linky je vyvedena na adresovou sběrnici spolu se signálem RAS. V tomto případě je vybrána řada buněk a tam uložená data jsou odeslána do vnitřních obvodů mikroobvodu a poté zapsána zpět. Protože se signál CAS neobjeví, cyklus čtení/zápisu nezačne. Příště se adresa dalšího řádku dodá adresové sběrnici a tak dále, dokud nejsou obnoveny všechny buňky, načež se cyklus opakuje. Mezi nevýhody metody patří vytížená adresová sběrnice v době regenerace, kdy je blokován přístup k dalším zařízením VM.

Zvláštností metody CBR je, že pokud v normálním cyklu čtení/zápisu signál RAS vždy předchází signál CAS, pak když se signál CAS objeví jako první, začíná speciální cyklus regenerace. V tomto případě se adresa řádku nepřenáší a čip využívá svůj vnitřní čítač, jehož obsah se s každým dalším cyklem CBR zvyšuje o jedničku. Režim umožňuje regenerovat paměť bez zabírání adresové sběrnice, to znamená, že je efektivnější.

Automatická regenerace paměti je spojena s úsporou energie, když systém přejde do režimu spánku a generátor hodin přestane fungovat. Při absenci externích signálů RAS a CAS je aktualizace obsahu paměti pomocí metod ROR nebo CBR nemožná a mikroobvod provádí regeneraci sám a spouští vlastní oscilátor, který taktuje vnitřní regenerační obvody.

Rozsah statické a dynamické paměti je určen rychlostí a cenou. Hlavní výhodou SRAM je vyšší výkon (asi o řád vyšší než u DRAM). Rychlá synchronní SRAM může pracovat s dobou přístupu k informacím rovnou době jednoho hodinového pulsu procesoru. Vzhledem k nízké kapacitě čipů a vysoké ceně je však použití statické paměti obvykle omezeno na relativně malokapacitní mezipaměť první (L1), druhé (L2) nebo třetí (L3) úrovně. Nejrychlejší dynamické paměťové čipy přitom stále vyžadují pět až deset cyklů procesoru k přečtení prvního bajtu paketu, což zpomaluje celý VM. Nicméně vzhledem k vysoké hustotě balení elektronických zařízení a nízkým nákladům se při konstrukci hlavní paměti virtuálního počítače používá právě DRAM.

Základem paměťové buňky v paměti statického typu je spouštěč. Tranzistory s efektem pole se používají jako základní prvky pro implementaci spouště. Použití tranzistorů s efektem pole je způsobeno skutečností, že spotřebovávají méně energie než bipolární tranzistory, proto jsou paměťové čipy postavené na jejich základě ekonomičtější.

Obrázek 19.1 ukazuje spoušť na tranzistorech MOS s indukovatelnou p-kanál. K odblokování takového tranzistoru musí být napětí na jeho bráně vzhledem ke zdroji menší než nula: .

Nechte tranzistor v původním stavu VT3 otevřená, a VT1 zavřeno (nulový stav úložiště). Tranzistory VT2 A VT4 fungují jako odpory, tedy na sběru tranzistoru VT3 bude potenciál napájecího napětí a na sběrnici tranzistoru VT1– nulový potenciál. Tranzistory VT5 A VT6 zaznamenávat a číst informace. V režimu ukládání dat napětí na bitových linkách P0 A P1 jsou rovny nule a potenciál na vedení se rovná napájecímu napětí obvodu . V tomto případě napětí kolektor-zdroj na tranzistoru VT5 rovna nule, a tranzistor VT5 ZAVŘENO. Napětí tranzistor VT6 rovná se nule a je také uzavřeno.

Obrázek 19.1 – Schematické schéma buňky RAM statického typu

Pro nastavení spouště do jednoho stavu(zápis jedničky) je na linku a bitovou linku aplikován nulový potenciál P1 stejný potenciál . V tomto případě tranzistor VT5 bude zapnut inverzně, tj. zdrojem se stane pin připojený k bitové lince P1. Gate-source napětí invertovaného tranzistoru VT5 bude menší než nula a tranzistor VT5 otevře. Kladný signál jde do brány tranzistoru VT3, kde se rovná nule a tranzistoru VT3 zavírá. V důsledku toho brána tranzistoru VT1 přichází nulový potenciál. Tento tranzistor se stává záporným a tranzistor VT1 otevře, na jeho kolektoru se vytvoří kladné napětí, které odpovídá jednoduchému stavu spouště. Vypouštěcí napětí VT3 se rovná nule.

Pro psaní nuly nutné při nulovém síťovém napětí A použít napětí do bitové čáry P0, zatímco přes otevřený tranzistor VT6 kladné napětí dosahující brány tranzistoru VT1, jej uzamkne, což vede k otevření tranzistoru VT3. Na sběrnici tranzistoru VT1 nulový potenciál a na kolektoru tranzistoru VT3– potenciál napájecího napětí.

Pro čtení informací dříve zaznamenaných ve spouštěči je nutné aplikovat nulový potenciál pouze na vedení. Navíc pokud byl tranzistor otevřený VT1(jednostavový), poté záporné napětí tranzistor bude otevřený VT5 a přes něj se vysoký potenciál dostane do výtlačného potrubí P1. Pokud je spoušť v nulovém stavu, tranzistor se otevře VT6 a vysoký potenciál vstoupí do výtlačného potrubí P0 .

Obrázek 19.2 ukazuje typickou strukturu statického čipu RAM. Informace jsou uloženy v paměťovém zařízení. Jednotka je matice tvořená paměťovými buňkami diskutovanými výše. Pro vyhledání požadované paměťové buňky se určí řádek a sloupec odpovídající poloze paměťové buňky v jednotce.

Obrázek 19.2 – Struktura statistického čipu RAM

Adresa paměťové buňky (ML) ve tvaru binárního čísla je přijímána adresovou sběrnicí do registru adres. Počet adresových bitů souvisí s kapacitou paměti. Počet řádků a sloupců akumulátoru je zvolen tak, aby se rovnal celé mocnině dvou. Pokud počet řádků a počet sloupců , pak celkový počet paměťových buněk (kapacita disku)
, Kde – počet adresových bitů přijatých do registru adres. Například s kapacitou počet bitů adresy . V tomto případě je vybráno . V tomto případě je počet řádků a počet sloupců akumulátoru roven . Požadovaný rozměr úložné matice – .

Bity registru adres jsou rozděleny do dvou skupin. Jedna skupina dovnitř n1 bitů určuje binární číslo řádku, ve kterém se nachází paměťová buňka, další skupina v n2 bitů určuje binární číslo sloupce, ve kterém se nachází paměťová buňka. Každá skupina adresových bitů je přiváděna do odpovídajícího řádkového nebo sloupcového dekodéru. V tomto případě každý z dekodérů vytváří úroveň logické nuly na jednom ze svých výstupních obvodů. Zbývající výstupy jsou nastaveny na logickou úroveň. Vybere se paměťová buňka, která je současně ovlivněna dvěma logickými nulami na odpovídajících řádcích. To odpovídá přivedení logické nuly na spouštěcí linii paměťové buňky diskutované výše.

V režimu čtení je obsah paměťové buňky vyveden na čtecí zesilovač a z něj na výstup mikroobvodu DĚLAT. V tomto případě musí mít záznamový signál pasivní jednotnou úroveň. Režim záznamu se nastavuje přivedením aktivní úrovně nulového signálu na záznamový vstup. Záznamový zesilovač se otevře a informační bit z datového vstupu D.I. vstoupí do zvolené paměťové buňky pro uložení, zatímco čtecí zesilovač se uzavře a data se vydají DĚLAT schémata nejsou přijata.

K těmto procesům dochází, pokud je na vstupu volby mikroobvodu aktivní úroveň logické nuly. Na úrovni logické jedna na tomto vstupu jsou všechny výstupy linkového dekodéru nastaveny na úroveň logické jedna a paměť je v režimu ukládání. Pořadí přivádění řídicích signálů je individuální pro každý typ paměťového čipu. Mezitím existují obecné vzorce. Uvažujme posloupnost přivádění řídicích signálů v režimech čtení a zápisu (obrázek 19.3).

Adresa aktivované paměťové buňky by měla být nastavena jako první na adresové sběrnici, a to v režimu zápisu i čtení. Adresa je odstraněna ze sběrnice po dokončení zápisu do buňky nebo čtení z buňky.

Obrázek 19.3 – Časové diagramy provozu statické RAM

Jeden z řídicích signálů pro zápis nebo volbu čipu nebo oba musí být po nastavení adresy (časové intervaly) nastaven jako aktivní , A , ) a odstraněny před odstraněním adresy (časové intervaly a , ). To zajišťuje vysokoimpedanční stav svorek DĚLAT A D.I. mikroobvody, což eliminuje možnost falešné výměny informací mezi paměťovými čipy a zařízeními při změně adres. V případě pasivní úrovně signálu je v každém ze svých režimů vypnutý odpovídající zesilovač vyrovnávací paměti pro čtení nebo zápis. V případě pasivní úrovně signálu je na lince paměťové buňky generována jediná úroveň signálu, díky které je odpojena od linek P0) A P1 ukládá zaznamenané informace.

Obrázek 19.3 ukazuje časové diagramy provozu RAM v případě změny režimu, tzn. Režim čtení se provádí po režimu zápisu a režim zápisu - po režimu čtení. Proto jsou oba signály nastaveny a .

Typicky má signál během několika režimů čtení za sebou a při absenci přístupu k paměťovému čipu konstantní hodnotu logické jedničky. V tomto případě aktivace vstupu DĚLAT provádí pouze nulová úroveň signálu na vstupu . Prvním je určení provozního režimu paměti, tzn. je dán signál . Správa pinů D.I. A DĚLAT prováděné signálem , který je dodáván v časovém intervalu signálu .

Čtení informací z paměťového čipu je možné pouze během časového intervalu , když je proces generování výstupních dat dokončen DĚLAT(časový interval) a signál výběru čipu ještě není odstraněn. V tomto případě je doba vzorkování charakterizována časovým intervalem od okamžiku nastavení signálu do okamžiku, kdy je na výstupu generována informace. DĚLAT.

V režimu záznamu by měl být signál nastaven pouze tehdy, když jsou data k záznamu připravena a dorazila na vstup D.I.(časový interval ). Podobně samotná data pro záznam musí být připravena v okamžiku, kdy je rozvinuta aktivní úroveň signálu (časový interval) a držena až do konce tohoto signálu.

Čipy RAM umožňují zvýšit kapacitu paměti jak zvýšením počtu uložených slov, tak zvýšením bitové hloubky těchto slov. V praxi se často používá kombinovaná struktura kombinující zvýšení jak bitové hloubky, tak počtu uložených slov. V tomto případě se vytvoří určitý počet podobných skupin mikroobvodů, spojených do struktury se zvyšující se kapacitou slov. Dále jsou tyto skupiny sloučeny do jediné struktury se zvýšením počtu uložených slov.

Dynamická paměť s náhodným přístupem.

Jak již bylo uvedeno, informace v dynamické buňce RAM jsou prezentovány ve formě přítomnosti nebo nepřítomnosti náboje na kondenzátoru. Schéma dynamické paměťové buňky na jediném MOS tranzistoru s indukovaným kanálem je znázorněno na obrázku 19.4 (zvýrazněno tečkovanou čarou).

Obrázek 19.4 – Schéma dynamické buňky RAM se zápisovými prvky a čtecím zesilovačem

Diagram také ukazuje společné prvky pro buňky ve stejném sloupci. Hlavní výhodou tohoto schématu je jeho malé rozměry. Akumulační kondenzátor má strukturu MIS a vyrábí se v jediném technologickém cyklu. Hodnota jeho kapacity jsou setiny pF. Kondenzátor uchovává informační náboj. Tranzistor funguje jako spínač, který přenáší náboj kondenzátoru na SD bitovou datovou sběrnici při čtení nebo nabíjí kondenzátor při zápisu. V režimu úložiště musí být na adresovém řádku přítomen potenciál logické jedničky, pod jehož vlivem dojde k uzavření tranzistoru a kondenzátor je odpojen od datové sběrnice SD. Kondenzátor je připojen k datové sběrnici logickou nulou na vedení. V tomto případě je na tranzistor přivedeno napětí což způsobí jeho otevření.

Jelikož datová sběrnice SD sdružuje všechny paměťové buňky daného sloupce, vyznačuje se velkou délkou a vlastní kapacita je značná. Proto se při otevření tranzistoru mírně změní potenciál datové sběrnice. Pro jednoznačnou identifikaci ustáleného potenciálu na krokovém motoru s napěťovou úrovní logické nuly nebo logické jedničky je použit zesilovač na bázi tranzistoru a rezistoru. Bezprostředně před čtením se kapacita datové sběrnice dobije připojením ke zdroji energie přes tranzistor. To se provádí za účelem opravy potenciálu datové sběrnice. Při čtení informací dochází k redistribuci náboje kondenzátoru a náboje datové sběrnice, v důsledku čehož dochází ke zničení informací uložených na kondenzátoru. Proto je ve čtecím cyklu nutné obnovit (regenerovat) náboj kondenzátoru. Pro tyto účely, stejně jako pro zápis nových hodnot do paměťové buňky, se používají tranzistory a, které připojují datovou sběrnici buď ke zdroji napájení, nebo k nulovému společnému potenciálu. Pro zápis logické jednotky do paměťové buňky je nutné otevřít tranzistor s nulovou hodnotou řídicího signálu a připojte zdroj napájení k datové sběrnici. K zápisu logické nuly potřebujete na vstupu nulový potenciál otevřete tranzistor. Současné přivádění logických nul na vstupy A není povoleno, protože to způsobí zkrat napájení ke společnému zemnicímu vodiči.

Obrázek 19.5 ukazuje příklad struktury 64 Kbit dynamického čipu RAM. Data v tomto paměťovém čipu jsou reprezentována jako 64K jednotlivých bitů, tzn. formát paměti 64 . Vstup a výstup se provádějí samostatně, k čemuž je k dispozici dvojice výstupů A . Pro zadání adresy je osm kontaktů . Adresování 64 K paměťových buněk se provádí šestnáctibitovými adresami . A nejprve u vchodů je podáváno osm malých číslic adresy a poté osm nejvýznamnějších číslic . Dolních osm bitů adresy je zachyceno v registru adres linky aplikací signálu (řádkový vzorový signál). Osm nejvýznamnějších bitů adresy je zachyceno v registru adres sloupců aplikací signálu (sloupec vzorku signálu). Tento režim přenosu adresového kódu se nazývá časově multiplexovaný.

Obrázek 19.5 – Struktura dynamického čipu RAM

Multiplexování umožňuje snížit počet pinů na čipu. Paměťové buňky jsou uspořádány v matici 128 řádků a 512 sloupců.

Obrázek 19.6 ukazuje časové diagramy, které vysvětlují činnost dynamické paměti RAM. V režimu čtení je na adresové vstupy mikroobvodu přiváděno osm číslic nízkého řádu , v tomto případě je vybrán řádek matice podle přijaté adresy. Všechny paměťové buňky zvolené řady mají regenerovaný náboj kondenzátoru. Dále je na adresové vstupy mikroobvodu přivedeno osm nejvýznamnějších bitů adresy, po kterých je generován signál . Tento signál vybere požadovanou paměťovou buňku ze zvoleného řádku a načtený bit informace je odeslán na výstup mikroobvodu. V režimu čtení je časový interval mezi signálem a vzhled dat na výstupu se nazývá doba vzorkování.

Obrázek 19.6 – Časové diagramy dynamické činnosti RAM

V režimu záznamu je časový interval mezi výskytem signálu považován za dobu cyklu záznamu a konec signálu. V tuto chvíli se objeví signál Zapisovaná data již musí být zadána. Signál je obvykle generován před signálem .

Pro každý typ dynamického RAM čipu jsou v referenčních knihách uvedeny časové parametry, které regulují dobu trvání řídicích signálů dodávaných do čipu a také pořadí jejich vzájemné posloupnosti.

Náboj na dynamickém kondenzátoru RAM se časem snižuje v důsledku úniku, takže pro zachování obsahu paměti musí po určité době dojít k procesu regenerace každé paměťové buňky. Proto, aby se zabránilo vybíjení akumulačních kondenzátorů, je nutné po určité době přistupovat ke každému řádku matice. V normálním provozním režimu RAM tato podmínka splněna není, protože k některým buňkám se přistupuje často, zatímco k jiným velmi zřídka. Proto je zapotřebí speciální jednotka zodpovědná za regeneraci paměti.

Dynamická RAM vyžaduje ke správnému fungování poměrně složitý řídicí obvod. Vzhledem k tomu, že přístup k RAM zařízeními, se kterými pracuje, a přístup regeneračního okruhu na sobě navzájem nezávisí, a proto se mohou vyskytovat současně, je nutný nezbytný obvod pro zajištění uspořádanosti těchto přístupů. Pro tyto účely existují obvody, které řídí činnost dynamické RAM, implementované na jediném čipu. Jejich použití může výrazně zjednodušit konstrukci paměti na dynamické RAM.

Pamět pouze pro čtení Navrženo pro dlouhodobé uchování informací, které se při vypnutí napájení nezničí. Princip činnosti ROM je vysvětlen na schématu na obrázku 19.7.

Informace uložené v paměti ROM jsou tedy určeny umístěním diod v průsečících vodorovných a svislých čar. V tomto případě lze potřebné uspořádání diod uspořádat dvěma způsoby. V prvním případě se záznam potřebných informací provádí v průběhu technologického procesu výroby ROM pomocí maskovacích fotomasek a informace se zaznamenávají v souladu s technickou dokumentací k této ROM. Tyto ROM se nazývají maska Příkladem takových ROM jsou ROM se zaznamenanými operačními programy pro číslicově řízené obráběcí stroje, převodníky kódů a řada dalších případů, kdy se stejné informace používají při provozu mnoha podobných zařízení.

Obrázek 19.7 – Struktura obvodu ROM masky

V druhém případě uživatel sám zapisuje do ROM. Tyto ROM se nazývají vypalitelné ROM. Informace se do nich zaznamenávají pomocí speciálních zařízení zvaných programátory. Během výrobního procesu vypalitelných ROM jsou diody instalovány ve všech průsečících vertikálních a horizontálních čar bez výjimky. V sérii s každou diodou jsou tavné články vyrobené z materiálu s relativně vysokým měrným odporem, obvykle polykrystalického křemíku nebo nichromu.

Projde-li vodorovnými a svislými čarami proudový impuls asi 20 mA a trvání 1 ms, spálí se tavná propojka a příslušná dioda zhasne. Je zřejmé, že jednou zaznamenané informace tímto způsobem nelze změnit. Ve skutečných ROM čipech se místo diod obvykle používají bipolární tranzistory nebo tranzistory s efektem pole.

Je přidělena samostatná třída ROM přeprogramovatelné ROM (PROM), které umožňují mazání zaznamenaných informací a záznam nových informací. Obvod PROM se téměř zcela shoduje s dříve diskutovaným obvodem ROM s tím rozdílem, že v místech průsečíků vodorovných a svislých čar jsou místo diod zařazeny speciální MIS - tranzistory s tzv. izolovaným hradlem.

V normálním stavu část zdroj-odvod tranzistoru nevede elektrický proud. Pokud se však mezi zdroj a kolektor přivede velké napětí (přibližně 80 V), hradlo se nabije v důsledku injektáže elektronů. Tento proces se nazývá nabíjení vlivem. V budoucnu zůstane nabíjení závěrky po dlouhou dobu. Díky velmi vysoké kvalitě dielektrika oxidu křemičitého při teplotách poplatek se sníží o 70 % původní hodnoty za cca 10 let. Záporný náboj na hradle přitahuje otvory, vytváří vodivý kanál v „-oblasti mezi zdrojem a odtokem, tzn. tranzistor je ve vodivém stavu.

Informace se vymažou aplikací speciálních elektrických signálů po určitou dobu. Tranzistor MNOS se používá jako spojovací tranzistor v elektricky vymazatelných PROM. Má následující strukturu: kov – nitrid křemíku – oxid – polovodič. Mezi hradlem a polovodičem jsou dvě různé dielektrické vrstvy. Použití takových PROM umožňuje provádět proces programování bez odstranění čipu ze zařízení, ve kterém je použit.

Kontrolní otázky

1 Poskytněte srovnávací analýzu LSI RAM statických a dynamických typů.

2 Vysvětlete princip činnosti buňky RAM statického typu.

3 Jaké funkce plní řádkové a sloupcové dekodéry v paměťovém čipu?

4 Jaká je obecná posloupnost dodávání řídicích signálů do statických čipů RAM v režimu čtení a zápisu?

5 Jaké znáte způsoby, jak zvýšit množství uložených informací při organizování modulů RAM?

6 Vysvětlete principy činnosti dynamických čipů RAM.

7 Jak je organizováno ukládání informací v čipech ROM?

8 Jak je implementována možnost zapisovat informace do vypalitelné paměti ROM?

9 Jak je implementováno mazání a záznam informací v PROM?

Počítače používají paměť RAM (random access memory) k ukládání a získávání informací, takže jsou snadno a okamžitě dostupné. Počítače používají dva typy paměti s náhodným přístupem: dynamickou paměť s náhodným přístupem (DRAM) a statickou paměť s náhodným přístupem (RAM). Každý z nich má své výhody a nevýhody. SRAM má výhodu rychlosti a DRAM je mnohem levnější. Většina počítačů používá oba typy, ale DRAM je mnohem běžnější a dělá většinu práce.
Dynamický paměťový čip s náhodným přístupem obsahuje miliony paměťových buněk, z nichž každá se skládá z tranzistoru a kondenzátoru. Každá z těchto buněk může obsahovat 1 bit informace, který je počítačem přečten jako 1 nebo 0. Aby bylo možné určit čtení bitu, tranzistor zkontroluje přítomnost náboje v kondenzátoru. Je-li přítomen náboj, pak čtení 1; pokud ne, hodnota je 0. Buňky jsou uspořádány do čtvercové konfigurace s řádky a sloupci číslovanými v tisících.

Problém s dynamickou RAM je v tom, že kondenzátor velmi rychle ztrácí energii a dokáže udržet nabití jen zlomek sekundy. Aktualizační obvod je nutný pro udržení náboje v kondenzátoru a uložení informací. Tento proces aktualizace probíhá stovkykrát za sekundu a vyžaduje, aby byly všechny buňky dostupné, i když informace nejsou potřeba. Při čtení každé řady buněk přepisuje centrální procesorová jednotka počítače (CPU) každý bit informace a podle potřeby dobíjí kondenzátory.

Na druhou stranu paměťové čipy Static RAM využívají jinou technologii. Paměťové buňky provádějí ostrý obrat mezi 0 a 1 bez použití kondenzátorů, což znamená, že není vyžadován žádný obnovovací proces a přístup probíhá pouze tehdy, když jsou potřebné informace. Bez nutnosti neustálého přístupu ke všem informacím je SRAM mnohem rychlejší než DRAM. Obecně lze říci, že tyto čipy jsou mnohem energeticky úspornější, ale to je způsobeno pouze jejich omezenou potřebou přístupu k paměti a úroveň spotřeby se zvyšuje s větším používáním.

Největší nevýhodou SRAM je prostor. Každý tranzistor v dynamickém čipu RAM může uložit jeden bit informace a pro uložení bitu pomocí SRAM je potřeba čtyři až šest tranzistorů. To znamená, že dynamický čip RAM bude obsahovat nejméně čtyřikrát více paměti než statický čip RAM stejné velikosti, takže SRAM je mnohem dražší. DRAM se běžněji používá pro paměti osobních počítačů, zatímco čipy SRAM jsou preferovány tam, kde je problémem energetická účinnost, jako jsou automobily, domácí spotřebiče a ruční elektronická zařízení.

3.9. Úložná zařízení s náhodným přístupem

Úložná zařízení Podle vykonávaných funkcí se dělí na provozní A trvalý. Provozníúložná zařízení ( RAM) zaznamenávat, ukládat a číst informace a pracovat pouze při zapnutém napájení, tj nestálý. Trvalýúložná zařízení ( ROM) ukládat informace, když je napájení vypnuto, tj. ROM jsou nevolatilní.

Podle typu úložiště informací se RAM dělí na statický A dynamický. Ve statické paměti RAM je paměťový prvek spoušť, v dynamickém - kondenzátor. Anglicky se tomu říká RAM RAM (paměť s náhodným přístupem- paměť s náhodným přístupem). Podle toho statická RAM SRAM, dynamický DOUŠEK.

Statická RAM

Na Obrázek 1 ukazuje strukturu statického úložného zařízení.

Obr. 1. Statická struktura RAM

EP je prvkem paměti. Říká se mu také úložný prvek ( ZE). Všechny paměťové prvky jsou obsaženy v matici úložiště. Počet prvků je 2 n. Každý konkrétní elektronický podpis uchovává jeden bit informace a má svůj vlastní, specifikovaný n- bitový binární kód.

Adresa je rozdělena na dvě části (obvykle identické) - adresu řádku a adresu sloupce. Výsledkem je obdélníková matice obsahující 2 k linky a 2 m sloupců. Celkové paměťové prvky budou 2 k+m .

Protože počet řádků a počet sloupců je podstatně větší než bitová kapacita binárního čísla, jsou mezi adresové vstupy a matici paměťových prvků umístěny dekodéry, na obrázku označené jako řádkový dekodér a sloupcový dekodér.

Uvažujme jednu z variant statického paměťového prvku RAM. Zde je schéma:

Rýže. 2. Statický prvek paměti RAM

Skutečným prvkem paměti je D-spouštěč, který se nachází na křižovatce i-struny a j sloupec. Chcete-li snížit počet kolíků čipu RAM kombinovat své vstupy a výstupy. Proto je ve schématu zahrnut i elektronický klíč S.W..

Na úrovních log. 1 na linkách i A j a když je dán signál povolení nahrávání WR=1(z napsat- záznam), spoušť zaznamená informaci, ke které dorazí vstup D. V tomto případě pneumatika Zadejte výstup se ukáže být připojen k D spouštěcí vstup přes elektronický klíč S.W. a provádí vstupní funkce, když je signál odstraněn WR klíč se připojuje ke sběrnici Zadejte výstup spouštěcí výstup a tato sběrnice slouží jako výstup.

Pokud je RAM jednobitová, pak sběrnice Zadejte výstup bude společný pro všechny paměťové prvky. RAM je však častěji vícebitová a v tomto případě je na každé dvojici řádků umístěn řádek-sloupec n spouští a n klíče kde n-počet číslic a prvek "A" přitom zbývá jen jeden. A každý z klíčů je připojen k vlastní sběrnici Zadejte výstup.

Kromě režimů zápisu a čtení, které jsou určeny vstupním potenciálem WR, existuje režim ukládání dat, ve kterém je zakázáno psaní a čtení. Režim má dvojí význam.

Za prvé, pokud má zařízení mnoho čipů RAM, což je typické, pak se zápis nebo čtení provádí na jednom čipu, zbytek by měl být v tomto případě zakázán.

Za druhé, v režimu ukládání dat je spotřeba energie mnohem nižší než v režimu zápisu a čtení ( Pracovní režim). K uvedení paměti RAM do režimu úložiště se používá signál C.S. v angličtině výběr krystalů- výběr krystalů. Obvykle pro přepnutí do režimu úložiště na vstupu C.S.úroveň je dodávána log. 1, pro přepnutí do provozního režimu - log. 0.

Dynamická RAM

Jak již bylo zmíněno dříve, v dynamické paměti RAM jsou funkce paměťového prvku vykonávány kondenzátor. Informace je reprezentována elektrickým nábojem, například pokud je na kondenzátoru náboj, zapíše se do paměťového prvku log. 1, bez poplatku - log. 0.

Vzhledem k tomu, že doba udržení náboje na kondenzátoru je omezená (kvůli úniku), je nutné pravidelně obnovovat zaznamenané informace. Tento proces se nazývá regenerace. Dynamická RAM navíc vyžaduje synchronizaci pro zajištění sekvence aktivace funkčních jednotek.

Pro implementaci dynamického paměťového prvku RAM je obvod znázorněný v Obrázek 3.

Rýže. 3 - Dynamická paměť RAM

Výběr paměťového prvku se provádí signálem log. 1 na linkovém autobuse. Tranzistor VT2 otevírá a spojuje kondenzátor C1 s kolonovým autobusem. РШ - bitová sběrnice. Dříve přes tranzistor VT1, která se otevře signálem "Beat (C)", nabíjení kapacitaS w k napětí U 0 . Kapacita C w musí výrazně překročit kapacita C1.

Paměťový prvek dynamické RAM je jednodušší než u statické RAM, takže kapacita paměti v dynamické RAM je vyšší než ve statické RAM. Pokud je adresa velká, je rozdělena na dvě části. První se jmenuje RAS, což v angličtině znamená signál pro přístup k řádku- řádkový vzorkovací signál, druhý - CAS, v anglickém významu signál přístupu ke sloupci- sloupcový vzorkovací signál.

Signály RAS A CAS posunuté vůči sobě v čase, zaznamenávající signál povolení WR by se mělo objevit, když jsou zadány obě části adresy. Zároveň s WR je zaveden informační signál. V režimu čtení se informační signál objeví na výstupu s určitým zpožděním vzhledem k signálu CAS.

Označení signálů paměťového čipu (pro informaci)

1. Adresa: A	2. Hodinový signál: C
3. Záblesk adresy sloupce: CAS	4. Záblesk adresy řádku: RAS
5. Výběr čipu: CS	6. Schválení: CE
7. Záznam: WR	8. Četba: RD
9. Zápis-čtení: W/R	10.Rozlišení nahrávky: WE
11.Výstupní rozlišení: OE	12.Údaje (informace): D
13.Vstupní data: DI	14.Otisk: DO
15.Adresa, údaje; vstup, výstup: ADIO	16.Datový vstup, výstup: DIO
17.Regenerace: REF	18.Programování: PR
19.Vymazání: ER
	22.Obecný závěr: OV